02 Hierarchical Modeling Concepts

설계 방법론

• 탑-다운 설계 방법론
• 최상위 수준 정의 → 하위 블록 식별 → 리프 셀 (최하위 수준의 논리 블록)

• 바텀-업 설계 방법론
• 기본 구성 블록 식별 → 더 큰 셀 구축 → 최상위 수준
• 탑-다운과 바텀-업 흐름의 조합이 사용됨

리플 캐리 카운터 설계

• 4비트 리플 캐리 카운터
• 음의 엣지 트리거를 가진 토글 플립플롭(T-FF) 기반 카운터
• T-FF는 D 플립플롭(D-FF)과 인버터로 구성될 수 있음

• 탑-다운 설계 방법론
• 리플 캐리 카운터의 기능을 명세(최상위 수준)
• T-FF를 사용하여 카운터 구현
• D-FF와 인버터를 사용하여 T-FF 구축

• 바텀-업 설계 방법론
• AND 및 OR 게이트(또는 트랜지스터)로 D-FF 구축
• T-FF 및 리플 캐리 카운터 설계

모듈

• Verilog는 기본 건축 블록인 모듈의 개념을 제공함
• 모듈은 요소일 수도 있고, 하위 수준 설계 블록의 집합일 수도 있음
• 모듈은 포트 인터페이스(입력 및 출력)를 통해 상위 레벨 블록에 필요한 기능을 제공함
• C/C++의 함수/클래스와 유사함

네 가지 추상화 수준

• 동작 또는 알고리즘 레벨
• 하드웨어 구현의 세부 사항에 대한 고려 없이 원하는 디자인 알고리즘으로 구현 (C 프로그래밍과 매우 유사)

• 데이터플로우 레벨
• 하드웨어 레지스터 간의 데이터 흐름과 설계에서 데이터가 어떻게 처리되는지 인식

• 게이트 레벨
• 논리 게이트와 게이트 간의 연결 관점에서 구현

• 스위치 레벨
• 스위치, 저장 노드, 연결 관점에서 구현

• Verilog는 디자이너에게 모든 네 가지 레벨을 혼합하고 매치할 수 있게 함

• Verilog에서 자주 사용되는 것은 레지스터 전송 수준(RTL)임
• 동작 및 데이터플로우 구조의 조합
• 논리 합성 도구에 적합함

인스턴스

• 모듈 템플릿에서 실제 객체를 생성할 수 있음

• 각 객체는 고유한 이름, 변수, 매개변수 및 I/O 인터페이스를 가짐

• 모듈에서 객체를 생성하는 과정을 인스턴스화라고 하며, 이러한 객체들을 인스턴스라고 함

• C++의 클래스/객체와 유사하며 No nest 모듈(예제 2-2 참조)과 유사함

시뮬레이션의 구성 요소

• 디자인 블록의 기능은 스티뮬러스을 적용하고 결과를 확인함으로써 테스트됨
• 이러한 블록을 스티뮬러스 블록이라고 하며 Verilog로도 작성할 수 있음

• 스티뮬러스 적용의 두 가지 스타일
• 스티뮬러스 블록은 디자인을 인스턴스화하고 신호를 직접 구동함
• 스티뮬러스 및 디자인 블록은 더미 모듈(상단)에서 인스턴스화됨

설계 연습

• 디자인 블록
• 최상위 레벨
• T 플립플롭
• D 플립플롭

• 자극 블록
• 디자인이 올바르게 기능하는지 확인하기 위해 자극 블록이 필요함
• 두 개의 입력: clk과 reset
• 한 개의 출력: q